Zilog Z80230 Uživatelský manuál Strana 93

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 394
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 92
SCC/ESCC
User Manual
UM010903-0515 SCC/ESCC Ancillary Support Circuitry
86
Clock Source Selection
Figure on page 87 displays the use of the DPLL to derive a 1x clock from the data. In this exam-
ple:
The DPLL clock input = BRG output (x16 the data rate) WR14.
The DPLL clock output = RxC (receiver clock) WR11.
Set FM mode WR14.
Set FM mode WR10.
0
WR14
BRG Clock Source = /RTXC
or XTAL OSCILLATOR
D1
D7 D0
WR11
/TRxC OUT = BRG Output
/TRxC Pin = Output Pin
Tx Clock = BRG Output
Rx Clock = BRG Output
Using External Crystal
1 101 0110
SCC
NRZ Data
RxD Pin
SYNC
Modem
/RTxC Pin
RxC
TxC
1x
Zobrazit stránku 92
1 2 ... 88 89 90 91 92 93 94 95 96 97 98 ... 393 394

Komentáře k této Příručce

Žádné komentáře